Porque é que os chips de IA fabricados nos EUA têm de ser enviados para Taiwan para encapsulamento?

Mesmo que alguns wafer de IA de alto desempenho já sejam produzidos no território dos EUA, devido à elevada concentração da capacidade nas etapas finais do processo, estes semicondutores ainda têm de ser transportados por via marítima até Taiwan para avançada encapsulação. Este modelo de divisão global do trabalho, embora assente num sistema tecnológico maduro, também torna a «encapsulação avançada» o elo mais frágil na cadeia de fornecimento de IA atual; o vídeo apresenta um excerto do documentário da CNBC com pontos-chave.

A importância da encapsulação de chips para a inteligência artificial

As cargas de trabalho de inteligência artificial exigem grandes quantidades de dados. As tecnologias de encapsulação avançada (por exemplo, CoWoS da TSMC ou EMIB da Intel) permitem que engenheiros coloquem memória de grande largura de banda diretamente, ao lado dos chips de computação, na mesma embalagem. Ao criar um canal de comunicação denso e eficiente, evita-se assim o estrangulamento da transmissão de dados.

Cada chip de IA, quer seja GPU quer ASIC personalizado, deve por fim ser ligado à placa de circuitos para funcionar nas racks de servidores. As tecnologias de encapsulação avançada fornecem as interligações necessárias, normalmente envolvendo dezenas de milhares de microfios, para garantir que estes chips poderosos conseguem interagir com o mundo exterior. À medida que a procura por estas configurações de alto desempenho e complexas cresce mais depressa do que o esperado, a capacidade limitada desta tecnologia de encapsulação avançada tornou-se o principal fator limitador do setor.

Encapsulação avançada como chave para ultrapassar a barreira da memória

A produção tradicional de semicondutores tem focado a miniaturização dos transístores; contudo, à medida que os limites físicos de um único chip se aproximam, a Advanced Packaging «encapsulação avançada» torna-se a chave para ultrapassar a Memory Wall «barreira da memória». Ao colocar vários núcleos de computação e High Bandwidth Memory, HBM (memória de alta largura de banda) em encapsulamento na mesma base, pode criar-se um canal de comunicação denso e eficiente, reduzindo a latência da transmissão de dados. As tendências tecnológicas atuais estão a evoluir de empacotamento 2.5D para integração 3D; esta, através de Die-to-Die stacking «empilhamento vertical de chips», encurta significativamente a distância física de transmissão do sinal, permitindo integrar maior capacidade de processamento num espaço limitado do centro de dados.

A TSMC adota encapsulação avançada CoWoS para enfrentar a EMIB da Intel

As duas maiores foundries globais, a TSMC e a Intel, desenvolveram arquiteturas de encapsulação diferentes para satisfazer a procura em inteligência artificial. A tecnologia CoWoS (Chip on Wafer on Substrate) utilizada pela TSMC recorre a uma camada intermédia de silício (Silicon Interposer) como ponte intermediária, com capacidade de roteamento de densidade extremamente elevada; atualmente já evoluiu para especificações como CoWoS-L, que suportam empilhamentos de memória maiores. A Intel, por sua vez, desenvolveu a tecnologia de ponte de interconexão de múltiplos chips embutida (EMIB), que não utiliza uma camada intermédia de tamanho total; em vez disso, insere-se uma ponte de silício localizada na placa, com o objetivo de aumentar a utilização dos materiais e reduzir custos. As duas empresas também lançaram, respetivamente, as tecnologias SOIC e Foveros Direct, competindo pela posição de liderança no mercado futuro de encapsulação 3D.

Como resolver o risco geopolítico da cadeia de fornecimento?

Atualmente, a capacidade de encapsulação avançada está altamente concentrada na Ásia, em particular em Taiwan e na Coreia do Sul. Esta elevada concentração geográfica tem gerado discussões sobre política geopolítica e eficiência logística; por exemplo, alguns chips produzidos nos EUA ainda precisam de ser transportados de volta para Taiwan para a última etapa do processo, o que não só aumenta o tempo de transporte como também enfrenta riscos potenciais a nível regional e político. Para lidar com este fenómeno, a TSMC planeia construir as primeiras fábricas de encapsulação avançada no estado do Arizona, nos EUA, e a Intel também tem vindo a expandir gradualmente as suas atividades de encapsulação no território americano. Esta medida reflete a tentativa da indústria de semicondutores de dispersar nós de produção, de modo a reforçar a resiliência da cadeia de fornecimento.

A velocidade de crescimento da procura no mercado de chips de inteligência artificial excede as expectativas de investimento no início da indústria, levando a que a etapa de encapsulação apresente um estrangulamento claro de capacidade. Como empresas de liderança como a NVIDIA (NVIDIA) reservam grande parte da capacidade CoWoS da TSMC, outros concorrentes e os fabricantes de circuitos integrados de aplicação específica (ASIC) personalizados enfrentam desafios ao disputar capacidade. Para aliviar a lacuna, as principais foundries de wafers e as empresas de encapsulamento e testes profissionais terceiras (OSAT) estão a aumentar rapidamente as despesas de capital, na tentativa de satisfazer a procura do mercado por tecnologias de interconexão de alto desempenho através da expansão de equipamentos e de instalações fabris.

Este artigo «Por que razão os chips de IA produzidos nos EUA têm de ser transportados para encapsulação em Taiwan?» aparece pela primeira vez no «Lianxin ABMedia».